Chapter 9 : MSI Logic Circuits
Unit logika aritmetika (ALU) adalah komponen penting dalam sistem digital, dan perannya menjadi lebih jelas saat kita memasuki studi tentang pemrosesan data dan arsitektur komputer. Untuk saat ini, kita akan mengilustrasikan cara kerja ALU menggunakan IC 74382, yang merupakan ALU 4-bit berkemampuan ganda dalam melakukan operasi aritmetika dan logika. Gambar berikut menunjukkan sistem yang disusun menggunakan dua buah IC 74382 untuk membentuk sebuah unit ALU 8-bit yang dapat menerima dua buah masukan 8-bit dan menghasilkan satu keluaran 8-bit.
Dalam sistem ini, masing-masing IC 74382 menangani empat bit dari keseluruhan operasi. Input data diorganisasi dalam bentuk bus, sehingga memungkinkan transfer data secara paralel. Pendekatan ini menekankan pentingnya manajemen sinyal kontrol seperti mode operasi dan carry-in/carry-out untuk memastikan bahwa kedua IC bekerja secara sinkron. Selain itu, penggambaran koneksi bus menggunakan notasi bundel [8] memperjelas aliran data antar komponen. Sistem ini akan digunakan untuk memperagakan bagaimana operasi logika dan aritmetika dasar dapat dilakukan secara modular dan efisien dalam lingkungan digital.
2. Tujuan[Back]
- Memahami prinsip kerja ALU (Arithmetic Logic Unit) khususnya melalui studi komponen IC 74382 sebagai bagian dari sistem pemrosesan data digital.
- Menganalisis cara kerja dua IC 74382 yang dikonfigurasi untuk membentuk ALU 8-bit, termasuk pengaturan input, output, dan sinyal kontrol seperti carry-in dan mode operasi.
- Mengidentifikasi dan menjelaskan alur data pada sistem berbasis bus, serta bagaimana koneksi bus memfasilitasi komunikasi antar komponen dalam sistem digital.
74HC173 adalah 4-bit register dengan tiga keadaan (tri-state) output dan fitur kontrol lengkap yang menjadikannya sangat cocok digunakan dalam sistem bus digital. IC ini memiliki empat jalur input data paralel (D0–D3), empat jalur output (Q0–Q3), serta dilengkapi dengan dua input enable (IE1 dan IE2) yang aktif-rendah untuk mengaktifkan penyimpanan data saat tepi naik dari sinyal clock diterima. Selain itu, terdapat dua input output enable (OE1 dan OE2) yang juga aktif-rendah untuk mengatur apakah data yang disimpan akan ditampilkan pada output atau tidak. Ketika OE di-nonaktifkan, keluaran akan berada dalam kondisi high-impedance, memungkinkan koneksi beberapa register ke satu bus data tanpa konflik. IC ini sangat ideal untuk digunakan dalam sistem penyimpanan sementara, buffer data, dan register transfer data pada arsitektur bus yang kompleks.
Gerbang AND digunakan untuk menghasilkan logika 1 jika semua masukan berlogika 1, jika tidak maka output yang dihasilkan akan berlogika 0.
2. Gerbang Nor
Gerbang NOR (Not-OR) adalah gerbang logika digital yang menghasilkan output rendah (0) jika salah satu atau lebih inputnya bernilai tinggi (1), dan hanya menghasilkan output tinggi (1) jika semua inputnya bernilai rendah (0). Gerbang NOR merupakan kombinasi dari operasi logika OR yang hasilnya kemudian di-NOT (dibalik).
3. Gerbang Not
Gerbang NOT, atau disebut juga inverter, adalah gerbang logika dasar yang hanya memiliki satu input dan satu output. Fungsinya adalah membalik nilai input: jika input bernilai 1, maka output menjadi 0, dan sebaliknya, jika input 0, maka output menjadi 1. Gerbang ini digunakan untuk menghasilkan kondisi yang berlawanan dan sangat penting dalam rangkaian digital untuk mengontrol logika sinyal.
4. Logic Probe
Logic probe adalah alat ukur elektronik yang digunakan untuk mendeteksi dan menganalisis level logika (tinggi atau rendah) pada rangkaian digital. Alat ini biasanya memiliki ujung seperti pena yang dapat disentuhkan ke titik-titik dalam rangkaian, serta dilengkapi dengan indikator LED atau tampilan visual lain untuk menunjukkan apakah sinyal pada titik tersebut berada dalam kondisi logika tinggi (1), logika rendah (0), atau berubah-ubah (pulsing).
5. Logic State
Logic state adalah kondisi atau level sinyal dalam rangkaian digital yang menunjukkan nilai logika tertentu, biasanya berupa logika tinggi (1) atau logika rendah (0). Logic state ini merepresentasikan informasi digital yang diproses oleh perangkat elektronik, seperti komputer atau mikrokontroler. Selain dua kondisi dasar tersebut, dalam beberapa sistem juga bisa terdapat kondisi tidak pasti seperti high impedance (Z) atau undefined, yang menunjukkan bahwa sinyal tidak aktif atau sedang mengambang. Pemahaman tentang logic state penting untuk desain, analisis, dan troubleshooting rangkaian digital.
IC 74HC541 adalah octal buffer/line driver 3-state yang digunakan untuk menghubungkan perangkat logika dengan bus data secara efisien. IC ini memiliki delapan saluran buffer (D0–D7) yang masing-masing dapat mentransmisikan data secara paralel dari input ke output ketika diaktifkan. Kontrol terhadap keluaran dilakukan melalui dua sinyal aktif-rendah yaitu OE1 dan OE2, yang jika salah satu dalam kondisi aktif (LOW), maka output akan berada dalam keadaan high-impedance (tidak aktif). IC ini ideal digunakan dalam sistem dengan arsitektur bus, seperti mikrokontroler dan memori, karena kemampuannya mengisolasi beban dan mencegah konflik data antar perangkat. Selain itu, 74HC541 mendukung koneksi langsung ke jalur data 8-bit dan sering digunakan untuk memperkuat sinyal data dari perangkat seperti ADC ke bus sistem.
Masalah:
Dalam sistem register data yang terdiri dari tiga IC 74HC173 yang terhubung ke satu jalur data bus, masing-masing register memiliki jalur input data terpisah, namun output-nya bergabung ke bus yang sama. Apa yang terjadi jika dua IC secara tidak sengaja diaktifkan output-nya (OE = LOW) pada saat bersamaan?
Analisis:
Setiap IC 74HC173 memiliki output tri-state, yang berarti output akan aktif dan mengirim data ke bus hanya jika OE = 0. Bila lebih dari satu IC memiliki OE aktif secara bersamaan, kedua IC tersebut akan mencoba mengeluarkan data berbeda ke jalur bus yang sama. Misalnya, jika IC A menyimpan data 1010 dan IC B menyimpan 0101, lalu OE_A dan OE_B sama-sama LOW, maka akan terjadi konflik logika pada bit-bit tertentu di bus. Bit 0 misalnya, bisa "ditarik" ke LOW oleh IC A namun "didorong" ke HIGH oleh IC B. Kondisi ini disebut bus contention, yang bisa menyebabkan data salah baca, sinyal tidak stabil, bahkan kerusakan pada IC akibat arus tarik-menarik antar output.
Kesimpulan Jawaban:
Jika dua atau lebih output register diaktifkan secara bersamaan, maka akan terjadi konflik data pada bus, menghasilkan output yang salah dan berisiko merusak perangkat keras. Solusinya adalah memastikan hanya satu OE yang aktif LOW dalam satu waktu melalui pengaturan logika kontrol yang tepat, seperti menggunakan decoder atau logika sekuensial untuk memilih register yang akan mengeluarkan data. Ini menunjukkan pentingnya manajemen output pada sistem bus bersama.
2. Problem 2: Efek Kapasitansi pada Jalur Data Tanpa BufferMasalah:
Dalam sebuah sistem konversi analog-ke-digital, output dari ADC 8-bit dihubungkan ke jalur data menggunakan IC 74HC541. Namun, satu jalur output (D0) dihubungkan langsung ke data bus tanpa melalui buffer, sementara jalur lainnya (D1–D7) terhubung melalui buffer. Ketika sistem dioperasikan, sinyal pada jalur D0 mengalami delay naik-turun yang lebih lambat dibandingkan jalur lainnya. Apa yang menyebabkan fenomena ini?
Analisis:
Jalur D0 yang dihubungkan langsung ke data bus tanpa melalui buffer 74HC541 akan langsung “melihat” total kapasitansi parasitik dari bus bersama, termasuk kapasitor antar jalur, kabel, dan input perangkat lain yang terhubung ke bus. Tanpa adanya buffer untuk mengisolasi atau memperkuat sinyal, pin output ADC pada D0 harus “mengisi” atau “mengosongkan” muatan pada kapasitansi tersebut secara langsung. Hal ini memperlambat laju perubahan tegangan (slew rate) pada jalur D0, menyebabkan sinyal digitalnya menjadi lambat atau bahkan salah dibaca. Sebaliknya, jalur D1–D7 melewati buffer 74HC541, yang memiliki kemampuan mengemudi arus lebih kuat dan mampu mengatasi pengaruh kapasitif, sehingga transisinya tetap cepat dan bersih.
Kesimpulan Jawaban:
Tanpa menggunakan buffer, jalur data digital menjadi lebih rentan terhadap efek kapasitif, terutama pada sistem berbasis bus bersama. Solusinya adalah memastikan semua jalur output dari ADC diarahkan ke data bus melalui buffer seperti 74HC541, sehingga sinyal tetap kuat dan bersih. Buffer tidak hanya berfungsi sebagai penguat, tetapi juga sebagai pelindung terhadap beban kapasitif bus, menjamin keandalan sistem komunikasi digital.
5. Percobaan[Back]
- Untuk membuat rangkaian ini, pertama, siapkan semua alat dan bahan yang bersangkutan, di ambil dari library proteus
- Letakkan semua alat dan bahan sesuai dengan posisi dimana alat dan bahan terletak.
- Tepatkan posisi letak nya dengan gambar rangkaian
- Selanjutnya, hubungkan semua alat dan bahan menjadi suatu rangkaian yang utuh
- Lalu mencoba menjalankan rangkaian , jika tidak terjadi error, maka rangkaian akan berfungsi yang berarti rangkaian bekerja.
b). Rangkaian simulasi dan prinsip kerja[Back]
PRINSIP KERJA :
Rangkaian ini menggunakan tiga buah IC 74HC173, yang masing-masing berfungsi sebagai register 4-bit dengan kemampuan output tri-state. IC ini dapat menyimpan data digital 4-bit secara paralel melalui pin D0 hingga D3, kemudian mengeluarkan data tersebut ke jalur data bersama (data bus) berdasarkan sinyal kendali. Setiap IC memiliki dua pin Input Enable (IE₁ dan IE₂) yang aktif rendah dan harus keduanya dalam kondisi LOW agar register siap menerima data saat sinyal clock mengalami perubahan dari LOW ke HIGH (rising edge). Selain itu, terdapat pin Clock (CP) yang digunakan secara bersama (sinkron) untuk semua IC, memastikan bahwa penyimpanan data antar register terjadi secara bersamaan dan terkoordinasi. Namun, hanya IC yang pin enable-nya aktif yang benar-benar menyimpan data dari inputnya ke register internal. Dengan demikian, pengendalian input enable memungkinkan sistem memilih register mana yang akan menyimpan data saat clock diberikan.
Setelah data tersimpan di dalam register, data tersebut tidak langsung keluar ke jalur output. Untuk mengeluarkan isi register ke pin output (Q0 hingga Q3), harus diberikan sinyal Output Enable (OE) dalam keadaan aktif (LOW). Karena ketiga IC terhubung ke jalur data bus yang sama, sangat penting bahwa hanya satu IC yang aktif output-nya dalam satu waktu. Bila dua atau lebih register diaktifkan OE-nya bersamaan, maka akan terjadi konflik pada data bus (bus contention), di mana beberapa sumber data saling “menarik” logika yang berbeda pada jalur yang sama. Oleh karena itu, sistem ini menerapkan kontrol logika yang ketat pada sinyal OE, memastikan bahwa hanya satu register yang “berbicara” ke bus dalam satu siklus. Output tri-state dari IC 74HC173 memungkinkan jalur data tetap dalam keadaan high-impedance (tidak aktif) saat output tidak digunakan, sehingga jalur dapat dibagi bersama dengan aman.
Rangkaian ini bekerja secara keseluruhan sebagai sistem penyimpanan dan distribusi data terpusat, yang umum dijumpai pada arsitektur komputer atau sistem mikroprosesor. Dengan adanya sinyal master reset (MR) yang aktif rendah, seluruh isi register dapat dihapus dan output-nya disetel ulang menjadi nol. Hal ini berguna saat sistem memerlukan inisialisasi ulang atau menghapus data sebelumnya. Dalam aplikasi praktis, skema seperti ini digunakan untuk mentransfer data dari beberapa sumber secara bergiliran ke jalur komunikasi tunggal, seperti ketika membaca data dari memori atau input eksternal untuk dikirim ke unit pemrosesan pusat. Fleksibilitas dan kontrol yang tinggi terhadap penyimpanan dan pengeluaran data menjadikan rangkaian ini sangat penting dalam sistem digital berskala besar dan real-time.
c). Video simulasi[Back]
- PIR Sensor dan Sound Sensor
6. Download file[Back]
Download Video Penjelasan klik disini
Comments
Post a Comment